公司名称:北京显易科技有限公司
网    址:www.ic158.com
销售热线:010-51987308/09/10/11/12/6955/
联系人：曹小姐、李小姐、梁先生、王小姐、刘小姐、张小姐
传   真:010-51986915

从1958年第一颗集成电路(IC, Integrated Circuit)发明到现在，IC已经走过了50多年的历史，随着半导体工艺技术的飞速发展，在一颗集成电路上集成数十亿个晶体管已经不是难事，对于设计 师来说，如何成功设计出一款自己独特的IC，除了创造性的思维，更合理的借助设计工具，制造工艺和IP是成就好产品的必要法宝。为此《电子工程专辑》记者 采访了国际国内多家EDA、IP和晶圆制造厂商。相关：2012年度中国IC设计公司成就奖颁奖典礼

EDA助力IC设计

随着设计复杂程度的提高，芯片的规模越来越大，芯片设计所需要的时间和成本风险也相应增大，因而EDA工具需要具备处理大容量芯片设计的能力，而且需要速度快和精度高，从而帮助设计人员在较短的时间内完成复杂芯片的设计。

同 时，随着制造工艺越来越先进，器件尺寸越来越小，如何处理工艺的不稳定性(Process Variations)及其对器件/芯片性能的影响成为45nm以下技术节点工艺开发和电路设计的难点和重点，开发成本和周期加长，设计难度和风险加大， 可制造性设计(DFM)和良率导向设计(DFY)成为关注的重点。

EDA工具作为工艺和设计之间的桥梁和纽带，在这种趋势下，对设 计的重要性和可以带来的帮助日益重大，EDA工具需要帮助设计人员在设计的全过程中考虑制造工艺及其相关的特殊物理效应，比如在电路仿真、版图设计、电路 验证等阶段考虑工艺的不稳定性对设计结果的影响，从而有可能帮助设计人员在流片之前就可以准确预测芯片的性能和良率，进而减少流片的风险和加快产品上市的 周期。EDA企业需要进一步加强与半导体设计和制造公司的联系，建立更深层次的合作关系，提供或帮助建立针对先进工艺的特定设计流程，推动设计和制造之间 的深层次和高层次合作，从而提升设计效率，提高产品竞争力。

DFM在近几年，是IC设计的一个热点话题。Mentor认为，真正的 DFM并非只是在IC设计阶段加入几个DFM检查就能做到的。如果不掌握真正的OPC技术，具体的了解Wafer生产时，光源与光罩所产生的邻近效应，这 些所谓的DFM检查，都不能真正地解决制造时可能发生的问题。Cadence在验证和DFM方面提供了整体的验证流程，特别是硬件仿真系统和CMP、 LEA、LPA等被TSMC作 为标准DFM流程工具。今天的SoC设计，功能越来越复杂，对工艺的要求也越来越高，验证设计所花费的时间比过去成倍的增加。近几年，70%的SoC设计 周期是被验证过程消耗的。而且因为SoC设计的复杂性和嵌入式软件的不断增强，这种趋势将愈演愈烈，软/硬件综合验证是应对这一趋势的重要方法。

EDA 工具可以帮助客户在设计过程中减少设计验证过程所花费的时间，增加设计验证的种类和容量，在单位时间内设计师可以做更多的验证工作并且验证更多的科目，从 而减少客户在工具上所花的时间，把时间花在更多的思维和创新上。概伦电子的EDA工具在这方面可以给设计工程师提供更好的选择，通过快速高精准的统计分析 预测产品在特定工艺下的良率，帮助他们能够在性能和成品率之间做出科学有效的取舍和权衡。EVE也一直专注于软/硬件综合验证领域，他的产品在不影响设计 的调试功能和易用性的基础上，尽可能地降低设计成本，并达到最快的运行速度，以在最短的时间内帮助设计者满足设计需求。Mentor公司也提供了先进的验 证平台来帮助IC设计师缩短设计从Tape-out到量产的时间。

一般来说，模拟设计和数字设计都是分开由不同的团队来完成。许多 数模混合的设计都没有真正地经过完整的协同仿真，以至于许多设计因噪声干扰或者电源完整性没有彻底的验证而失败。针对这个问题，很多EDA厂商都给出了自 己的解决方案。例如Mentor的数模仿真平台，将模拟电路的仿真器，高性能数字仿真器，以及先进的Fast-spice仿真器完整的结合，以帮助设计师 从容地完成模拟/混合系统的验证。Cadence则是在提供最完整的从前到后的模拟及混合系统设计的验证平台的同时，针对行为级建模等关键环节提供专家现 场指导。而且通过支持如TI、ST等跨国公司在国内的分部，建立了专业的本地应用工程师技术支持队伍，将国外开展混合信号系统设计较早的大公司的设计经验 吸收过来，供本地IC设计公司借鉴。

IP是把双刃剑

知识产权(IP)的使用正逐渐成为IC设计及应用团队缩短研发周期，克服局部应用知识“瓶颈”，降低研发成本的重要手段。为将产品迅速推向市场，越来越多的IC设计公司与IP设计服务公司联手，共同进行IC设计。

大部分受访IP厂商都表示基本不挑客户，多多益善。谈到IP厂商与IC设计公司的合作模式时，MIPS中 国区的负责人说，“对于我们的CPU IP产品来说，MIPS有两种开放的合作方式。第一种是传统的IP授权，包括软核和硬核授权。第二种是架构授权，这一点MIPS在国内做得比较开放，客户 可以自己设计MIPS指令集兼容的CPU，具体指标和技术实现完全由客户自己完成，MIPS和客户之间只是一种法律授权关系，全部的技术和设计均需客户自 主完成，这给了客户最大的设计自主性。世界上最大的一些SoC公司逐渐都开始了架构授权，国内的龙芯和君正就是这种自主设计CPU方法的先行者。”

通 常IP供应商在和中国IC设计公司合作时会对IP的保护有所顾虑。Tensilica对此却又不同的看法，Tensilica的负责人表示，“我们与中国 客户紧密合作，帮助他们针对特殊的数据处理和软件需求定制独特的IP，达到高性能、低功耗、小面积的指标。我们的竞争对手只能为客户提供有限的几种通用控 制处理器或DSP，而采用Tensilica的定制化技术，不但为客户带来独特的竞争优势，也使我们的处理器IP成为客户知识产权的一部分，客户自然会格 外注意保护。”

台湾晶心科技总经理林志明认为，“中国IC设计公司的需求除了CPU核心外，还需要相应的周边IP或是平台IP，此 外在整体SoC系统设计方法论上，特别需要技术服务，因为每个不同厂家的核心竞争力、技术团队、时间、资源配置均有不同，各家厂商也将资源放在最为迫切的 地方。因此，对于IP工具的供货商而言，技术上的服务就有特别的要求。”

对有人认为现在是从独立IP模块转向IP子系统的时候了的疑问，IP厂商给出了不同的解读。MIPS觉得IP子系统的好处是分担了SoC设计工作的难度和时间压力，坏处是不同的SoC变得更加同质化了。如果我们观察那些世界领先的公司，如高通、TI、Broadcom等，他们的SoC都是具有各自非常独特的优势的，即使是在如CPU这样的同质化IP模块中，他们都开始不满足于直接购买如ARM或MIPS这样的现成IP，而是寻求自己设计兼容的CPU内核。

对此我觉得有位朋友作的一个比喻非常恰当：“过渡依赖于外部IP就像是吃洋快餐”，易吃饱、长得快，但是吃洋快餐长大的只能是虚胖，而非强壮。可以吃洋快餐，但是不能只吃洋快餐。

晶圆代工模式前途依旧光明

晶圆代工厂是芯片设计的最后一道工序，所有的芯片最后都要流片成功才能量产，代工厂的生产工艺和技术服务对芯片设计公司也非常重要，这决定了一款芯片最终的功耗与成本。

对 代工厂来说，最重要的是：一是工艺要好，这要做很大的投资。二是生产效率，包括生产周期、良率和总产能。三是服务。如果自己IP核不够的话，可以与合作伙 伴一起，为客户提供好的建议，让客户用对东西、用对方法。这是做芯片代工一定要重视的。四是资金。随着工艺的不断进步，需要投入大量的资金，否则研发、产 能都跟不上。

在工艺方面，中国本土客户已经有大概一半的客户在应用65nm、40nm等先进工艺了；还有一半的客户在使用90nm等成熟工艺。中国IC设计公司普遍规模比较小，技术方面虽然落后于某些先进国际半导体设计公司，使用的工艺也主要是经过验证的比较稳定的工艺生产线。

TSMC的孙又文表示，“我们有专门的团队与客户的设计团队合作，好让客户的产品能顺利在晶圆厂生产。而且TSMC设计布建阶段就与策略性客户在程序库、IP等支持上有更紧密的合作。基本上可以说是与客户建立了一种类IDM的运作架构。”因此，孙又文对这种合作模式的前景表示出了非常乐观的态度，她说，“用我们董事长张忠谋的话来说，我们的这种合作可以说是‘天作之合’。”

当 前中国的IC厂商面临着巨大的发展机遇，同时也要应对更为严峻的挑战。选择最适应自己技术水平和市场需求的EDA工具、IP和工艺，更快速地进入市场，对 于中国的IC厂商来说至关重要。对国内设计公司来说，不能一味的追求“先进”，而应该注重设计能力设计方法的提升，相比于国外同样的节点在芯片的性能面积 功耗上都有着相当大的差距，国产CPU和Intel的差距就是最好的例证。所谓“正确的”就是要将工具及工艺有机整合用到极致。