公司名称:北京显易科技有限公司
网    址:www.ic158.com
销售热线:010-51987308/09/10/11/12/6955/
联系人：曹小姐、李小姐、梁先生、王小姐、刘小姐、张小姐
传   真:010-51986915      

       中国集成电路设计业从诞生至今近30年，经历了最近10年的高速发展时期，然而，近年来全球半导体产业上游不确定因素增多，导致中国本土产业的未来 发展线路变得愈来愈不明了，中国半导体行业协会IC设计分会的理事长，清华大学微电子/纳电子学系的主任魏少军教授在2012年中国IC设计公司成就奖颁 奖典礼上，带来了名为《半导体上游变色增速，中国集成电路设计业的应对策略》的精彩演讲，针对中国数字电路设计行业分享了自己的看法。相关：2012年度 中国IC设计公司成就奖颁奖典礼

半导体产业生态正发生最大变化

       首先，魏教授分析了目前整个半导体产业的现状，并指出 “半导体产业生态正发生最大变化”。就全球来看，在整个半导体行业中，设计行业这一部分是发展最快的。而相较于全球设计行业，中国大陆的设计部分的增长更 为迅速，但是其毛利率低下。据介绍，2011年中国集成电路设计全行业销售额达到686.81亿元，比2010年的549.1亿元增长25.08%，这个 数额占到全球集成电路设计业的比重从2010年的11.85%提升到2011年的13.89%，提升了大约2.04个百分点。而2000~2011年中国 集成电路设计产业年均复合增长率为39%。中国集成电路设计业在全球产业中的地位排在美国和中国台湾地区之后稳居第三位，已成为全球集成电路设计产业的重 要产业集聚地。

       中国大陆的设计规模仍然较小，与此同时，根据对全国105家较大规模设计企业的抽样调查，这些企业的平均毛利率为 27.62%，比国际公认的行业平均毛利率水平(40%)低了12.39个百分点。魏教授表示，在集成电路进入高成本时代的今天，没有足够的规模和毛利率 空间，也就意味着企业的再投入能力不足。

       再者，除了在通信领域中国设计企业的产品有了比较重要的突破之外，在微处理器、存储器、可编程逻辑阵列、数字信号处理器等大宗战略产品领域基本上没有建树。

       在经历了十几年的高速发展以后，中国集成电路设计行业必须要思考几个问题：首先，目前的产业发展趋势还将持续多久？如果产业发展趋势发生变化，未来产业的形态会呈现哪些新的特点？集成电路设计的发展又将遇到哪些挑战？我们应该如何来应对？

后摩尔时代对半导体产业的影响重大

最 近几年，“后摩尔时代”概念的提出应该再次提醒中国集成电路设计行业对未来发展的思考。虽然后摩尔时代的划分，目前在国际上仍然没有统一的认识，但是根据 摩尔定律的定义出发，可以认为从22nm/20nm开始，我们将进入后摩尔时代，这里将有几大时代标志必须引起注意：工艺技术的进步将出现放缓，技术和资 金的双重因素将导致这一升级过程拉长；工业界在22nm/20nm的基本器件结构上出现不同的声音；基本器件结构及制造工艺从平面体硅向三维器件迁移。

具体来讲，魏教授从工艺、芯片设计和产品形态三个方面进行了详细的解释。

工艺的发展线路不再清晰可见；而工艺的复杂度却大幅提升；单个生产线的产能巨大；进而导致高额投资，生产线的投资将高达上百亿美元，研发的持续投入将直追固定资产的投资。

单个芯片上可以继承的晶体管数量巨大，将导致产品形态出现变化；采用更先进的工艺已经不能获得成本优势；低功耗成为集成电路技术的发展重点；应用、软件成为集成电路技术的重要组成部分。

从产品形态看，通用器件、平台化器件和大宗专用器件将成为主流；系统级封装扮演重要的角色。

“性能、成本、功耗”在集成电路设计中是不可或缺的三大重要主线，提高性能，然后降低成本，接着降低功耗，这三者需要共同发展，同时三者又相互制约，如何在三者之中进行折衷设计是不变的追求。

而 在所谓的后摩尔时代，“制造厂商成本持续攀升”将是我们面临的首要难题，晶圆厂的建厂和运营成本随着工艺难度的增加而猛烈地上升，举例来说，在每个月4万 片晶圆的情况下，每个wafer的售价将达到1W美元，那么每个芯片的成本将会很高，如果没有一个较高的售价，没有一个足够的毛利率空间，那将会很难做下 去。

22nm以后，虽然性能还会进一步提升，但是每个逻辑门的成本是不降反生的，功耗也面临同样问题；而且设计成本也是很高的，魏教授预测，在16nm工艺节点，要开发一款芯片的费用有可能高达1.5~2亿美元。

这里我们又将面临一个问题，即在22nm以后，我们能否提供一个高性能、低成本、低功耗的解决方案？

中国IC设计行业面临六大挑战

针对目前，全球半导体行业呈现的上述情况，魏教授认为中国IC设计行业面临六大挑战：

挑战一：通用为王

在 22nm节点，每平方毫米的平均逻辑门数量达到156.6万个，利用率下降到57.45%；以20mm*20mm计算，单个芯片上可以集成6.26亿个逻 辑门，或25亿只晶体管。这样的芯片一定不会是专用集成电路，只可能是通用电路或平台化电路，或数量巨大的ASSP，如移动通信终端芯片，或数字电视芯片 等。

挑战二：架构设计

目前，中国的IC设计还停留在以硬件为主导的阶段，包括最有价值的部分也只停留在硬件 上，设计工程师还没有意识到“软硬结合”和“应用导向”的重要性。我们必须改变我们设计中的惯有思路，传统的软硬件划分准则不再有效，架构设计的内容包括 芯片和芯片软件，且这部分收益的比例将超过芯片本身。因此，将来IC设计一定是要在设计初始阶段就加入应用层面的考量。

挑战三：IP核是把双刃剑

一 方面随着IP核在SoC中所占比例越来越高，价值越来越大，研发SoC技术含量将越来越低；另一方面，中国没有自主可控的IP核，这样，中国集成电路设计 企业的基础设计能力将持续下降。在强劲的市场需求推动下，企业的生存发展与自主可控关键IP核缺失这一矛盾将长期存在。

挑战四：低功耗设计

半导体是减少功耗的关键，从现在到2030年，估计可以节约27%的能源。在热电商节约的潜力是90%，在照明上的潜力是80%，在马达控制上的潜力是40%。

挑战五：基于新器件的设计

在过去的几十年中，产业界和科技界从来没有像今天这样纠结和不知所措。在20/22nm工艺节点，除了英特尔已经明确使用FinFET外，代工厂还在犹豫是否采用这一技术。即使代工厂最终决定使用FinFET，也已经比英特尔落后了三年。

FinFET结构的制造复杂度很高，在高度、宽度和形状上的微小差异将导致漏电流的巨大变化。这一点尚未有任何企业，包括英特尔对14nm FinFET的制造复杂度有足够的了解。

挑战六：设计与制造的新型关系

由 于代工厂数量的减少，具有先进工艺节点产品的企业将和代工厂形成某种形式的捆绑，它们之间的关系变的微妙；一方面，在20nm和14nm，由于设计的复杂 度，与工艺的相关性，产品成熟需要的时间等因素的影响，代工厂能够同时支持的产品研发数量大大减少。另一方面，由于产品研发费用太高，设计企业也不太可能 将一个成熟的产品轻易转移到另外一个代工厂生产，这意味着，设计企业和代工厂之间的合作关系不会轻易改变。

代工厂将有选择地和特定设计企业合作，主要考虑因素有：产品的盈利能力，设计企业的技术力量等；相应的，急剧上升的开发成本将使大多数设计企业不敢进入这一领域，具备实际能力的企业数量也不会太多。

六大挑战的应对策略

提升基础设计能力是根本，其中包括架构创新能力、电路设计和优化能力、软件设计能力、工艺设计能力、IP核设计和优化能力，以及物理设计能力。

魏 教授强调，在建立物理设计团队时，应该正确认识工艺、设计和制造之间的关系。工艺设计逐渐成为芯片设计工程师的必备能力。通过工艺设计提升产品性能、降低 功耗和提升成功率；芯片设计团队必须对芯片制造过程有深入的了解，尤其是工艺参数在制造过程中的变化。这已经成为芯片设计工程师不可或缺的知识。

提 升成品率将是代工厂和设计公司面对的重大挑战。芯片设计工程师已经不太可能预测所设计的产品在最终生产过程中可能具有的成品率，许多原来属于生产过程的问 题已经迁移到设计阶段，可制造性设计(DFM)和面向成品率的设计(DFY)成为必不可少的技术。因此，设计公司必须建立强有力的工艺和DFM、DFY工 程专家队伍。

IP核很重要，但是如何使用IP核更重要，最重要的是拥有自己的IP核。

另外，强化低功耗设计、采用SiP或MCP高密度封装技术、高度重视软件设计，以及可能出现的虚拟IDM。

最后，魏教授表示，中国集成电路设计业的发展充满生机，今后几年是发展的关键时机，必须时刻关注生态环境的演变。